《MOS积体电路结构与製造技术》利用积体电路剖面结构技术，系统地介绍MOS积体电路结构和典型积体电路製造技术，包括PMOS、NMOS、CMOS、LV/HV兼容CMOS、BiCMOS、LV/HV兼容BiCMOS以及LV/HV兼容BCD。书中描绘出组成各种积体电路的各种元器件工艺剖面结构，从而建立了元器件工艺剖面结构中高达120余种的基本单元库。根据基本单元库描绘出高达360余种电路晶片工艺剖面结构。然后根据电路晶片工艺剖面结构和製造技术，介绍了40余种典型积体电路製造技术，并描绘出工艺製程中各个工序的平面结构和工艺剖面结构。

《MOS积体电路结构与製造技术》技术含量高，非常实用，可作为从事MOS积体电路设计、製造等方面工程技术人员的参考资料或者是公司员工培训的教材，也可以作为微电子专业高年级本科生的重要参考书，可供信息领域其他专业的学生和相关科研人员、工程技术人员参考。

积体电路各种剖面结构和工艺製程图示的複製引用，转载时，必须得到该着作权所有者的同意，否则将依法追究责任。

1.1 铝栅E/E型PMOS结构

1.2 硅栅E/E型PMOS结构

1.3 铝栅E/D型PMOS结构

1.4 硅栅E/D型PMOS结构

1.5 铝栅E/E型PMOS工艺製程

1.6 硅栅E/D型PMOS工艺製程

2.1 E/E型NMOS(A)结构

2.2 E/E型NMOS(B)结构

2.3 E/D型NMOS(A)结构

2.4 E/D型NMOS(B)结构

2.5 E/D型NMOS(C)结构

2.6 E/D型NMOS EPROM结构

2.7 E/D型NMOS EEPROM结构

2.8 E/D型NMOS DRAM结构

2.9 E/D型NMOS SRAM结构

2.10 E/E型NMOS(A)工艺製程

2.11 E/D型NMOS(A)工艺製程

2.12 E/D型NMOS(B)工艺製程

2.13 E/D型NMOS SRAM工艺製程

3.1 铝栅P-Well CMOS(A)[薄场]结构

3.2 铝栅P-Well CMOS(B)[薄场]结构

3.3 铝栅P-Well CMOS(A)[厚场]结构

3.4 铝栅P-Well CMOS(B)[厚场]结构

3.5 铝栅P-well CMOS(C)[厚场]结构

3.6 铝栅P-Well CMOS(D)[厚场]结构

3.7 铝栅P-Well CMOS(E)[厚场]结构

3.8 硅栅P-Well CMOS(A)结构

3.9 硅栅P-Well CMOS(B)结构

3.10 硅栅P-Well CMOS(C)结构

3.11 硅栅P-Well CMOS(D)结构

3.12 硅栅P-Well CMOS(E)结构

3.13 硅栅P-Well CMOS(F)结构

3.14 铝栅P-Well CMOS(A)[薄场]工艺製程

3.15 铝栅P-Well CMOS(A)[厚场]工艺製程

3.16 铝栅P-Well CMOS(C)[厚场]工艺製程

3.17硅栅P-Well CMOS(B)工艺製程

3.18 硅栅P-Well CMOS(C)工艺製程

3.19 硅栅P-Well CMOS(E)工艺製程

4.1 N-Well CMOS(A)结构

4.2 N-Well CMOS(B)结构

4.3 N-Well CMOS(C)结构

4.4 N-Well CMOS(D)结构

4.5 N-Well CMOSEPROM结构

4.6 N-Well CMOSEEPROM(A)结构

4.7 N-Well CMOSEEPROM(B)结构

4.8 N-Well CMOSFlaSh(A)结构

4.9 N-Well CMOSFlaSh(B)结构

4.10 N-Well CMOSSRAM结构

4.11 N-Well CMOSDRAM(A)/(B)结构

4.12 N-Well CMOSDRAM(C)/(D)结构

4.13 N-Well CMOS(C)工艺製程

4.14 N-Well CMOS(D)工艺製程

4.15 N-Well CMOSEPROM工艺製程

4.16 N-Well CMOSEEPROM(A)工艺製程

4.17 N-Well CMOSDRAM(B)工艺製程

4.18 N-Well CMOSSRAM工艺製程

5.1 亚微米Twin-WellCMOS(SMA)结构

5.2 亚微米Twin-WellCMOS(SMB)结构

5.3 亚微米Twin-WellCMOS(SMC)结构

5.4 亚微米Twin-WellCMOS(SMD)结构

5.5 亚微米CMOS MaSk ROM(SMA)结构

5.6 亚微米CMOS MaSk ROM(SMB)结构

5.7 亚微米CMOS MaSk ROM(SMC)结构

5.8 亚微米CMOSEEPROM结构

5.9 深亚微米Twin-wellCMOS(DSMA)结构

5.10 深亚微米Twin-Well CMOS(DSMB)结构

5.11 深亚微米Twin-Well CMOS(DSMC)结构

5.12 深亚微米Twin-Well CMOS(DSMD)结构

5.13 深亚微米Twin-Well CMOS(DSME)结构

5.14 超深亚微米Twin-Well CMOS(VDSM)结构

5.15 亚微米CMOS(SMB)工艺製程

5.16 亚微米CMOS(SMC)工艺製程

5.17 亚微米CMOSMASKROM(SMA)工艺製程

5.18 深亚微米CMOS(DSMB)工艺製程

5.19 深亚微米CMOS(DSMC)工艺製程

6.1 低压/高压兼容P-Well CMOS(A)结构

6.2 低压/高压兼容P-Well CMOS(B)结构

6.3 低压/高压兼容P-Well CMOS(C)结构

6.4 低压/高压兼容N-Well CMOS(A)结构

6.5 低压/高压兼容N-Well CMOS(B)结构

6.6 低压/高压兼容N-Well CMOS(C)结构

6.7 低压/高压兼容Twin-Well CMOS(A)结构

6.8 低压/高压兼容Twin-Well CMOS(B)结构

6.9 低压/高压兼容Twin-Well CMOS(C)结构

6.10 LV/HV兼容P-Well CMOS(B)工艺製程

6.11 LV/HV兼容P-Well CMOS(B)工艺製程

6.12 LV/HV兼容N-Well CMOS(B)工艺製程

6.13 LV/HV兼容N-Well CMOS(C)工艺製程

6.14 LV/HV兼容Twin-Well CMOS(B)工艺製程

7.1 P-Well BiCMOS[c]-(A)结构

7.2 P-Well BiCMOS[C]-(B)结构

7.3 P-Well BiCMOS[B]-(A)结构

7.4 P-Well BiCMOS[B]-(B)结构

7.5 P-Well BiCMOS[B]-(C)结构

7.6 P-Well BiCMOS[B]-(D)结构

7.7 N-Well BiCMOS[C]-(A)结构

7.8 N-Well BiCMOS[C]-(B)结构

7.9 N-Well BiCMOS[B]-(A)结构

7.10 N-Well BiCMOS[B]-(B)结构

7.11 Twin-Well BiCMOS[C]结构

7.12 Twin-Well BiCMOS[B]-(A)结构

7.13 Twin-Well BiCMOS[B]-(B)结构

7.14 Twin-Well BiCMOS[B]-(C)结构

7.15 Twin-Well BiCMOS[B]-(D)结构

7.16 Twin-Well BiCMOS[B]-(E)结构

7.17 P-Well BiCMOS[C]-(A)工艺製程

7.18 P-Well BiCMOS[B]-(D)工艺製程

7.19 N-Well BiCMOS[C]-(A)工艺製程

7.20 N-Well BiCMOS[B]-(A)工艺製程

7.21 Twin-Well BiCMOS[B]-(A)工艺製程

7.22 Twin-Well BiCMOS[B]-(D)工艺製程

8.1 低压/高压兼容P-Well BiCMOS[C]-(A)结构

8.2 低压/高压兼容P-Well BiCMOS[C]-(B)结构

8.3 低压/高压兼容P-Well BiCMOS[B]-(A)结构

8.4 低压/高压兼容P-Well BiCMOS[B]-(B)结构

8.5 低压/高压兼容N-Well BiCMOS[C]-(A)结构

8.6 低压/高压兼容N-Well BiCMOS[C]-(B)结构

8.7 低压/高压兼容N-Well BiCMOS[B]-(A)结构

8.8 低压/高压兼容N-Well BiCMOS[B]-(B)结构

8.9 低压/高压兼容Twin-Well BiCMOS[C]-(A)结构

8.10 低压/高压兼容Twin-Well BiCMOS[C]-(B)结构

8.11 低压/高压兼容Twin-Well BiCMOS[B]-(A)结构

8.12 低压/高压兼容Twin-Well BiCMOS[B]-(B)结构

8.13 低压/高压兼容Twin-Well BiCMOS[B]-(C)结构

8.14 LV/HVP-Well BiCMOS[C]-(A)工艺製程

8.15 LV/HVP-Well BiCMOS[B]-(A)工艺製程

8.16 LV/HVN-Well BiCMOS[C]-(B)工艺製程

8.17 LV/HVN-Well BiCMOS[B]-(B)工艺製程

8.18 LV/HVTwin-Well BiCMOS[Sl一(A)工艺製程

8.19 LV/HVTwin-Well BiCMOS[B]-(B)工艺製程

9.1 低压/高压兼容P-Well BCD[C]-(A)结构

9.2 低压/高压兼容P-Well BCD[c]-(B)结构

9.3 低压/高压兼容P-Well BCD[C]-(C)结构

9.4 低压/高压兼容P-Well BCD[C]-(D)结构

9.5 低压/高压兼容N-Well BCD[C]-(A)结构

9.6 低压/高压兼容N-Well BCD[C]-(B)结构

9.7 低压/高压兼容N-Well BCD[c]-(c)结构

9.8 低压/高压兼容N-Well BCD[c]-(D)结构

9.9 低压/高压兼容N-Well BCD[C]-(E)结构

9.10 低压/高压兼容N-Well BCD[C]-(F)结构

9.11 低压/高压兼容P-Well BCD[B]-(A)结构

9.12 低压/高压兼容P-Well BCD[B]-(B)结构

9.13 低压/高压兼容P-Well BCD[B]-(C)结构

9.14 低压/高压兼容P-Well BCD[B]-(D)结构

9.15 低压/高压兼容P-Well BCD[B]-(E)结构

9.16 低压/高压兼容P-Well BCD[B]-(F)结构

9.17 低压/高压兼容P-Well BCD[B]-(A1)结构

9.18 低压/高压兼容P-Well BCD[B]-(A2)结构

9.19 低压/高压兼容P-Well BCD[B]-(A3)结构

9.20 低压/高压兼容P-Well BCD[B]-(A4)结构

9.21 低压/高压兼容P-Well BCD[B]-(B)结构

9.22 低压/高压兼容Twin-Well BCD[C]结构

9.23 低压/高压兼容Twin-Well BCD[B]结构

9.24 LV/HVP-Well BCD[C]-(C)工艺製程

9.25 LV/HV-N-Well BCD[C]-(D)工艺製程

9.26 LV/HVP-Well BCD[B]-(F)工艺製程

9.27 LV/HVP-Well BCD[B]-(A3)工艺製程

9.28 LV/HVP-Well BCD[B]-(B)工艺製程

9.29 LV/HVTwin-Well BCD[B]工艺製程

附录Ⅰ 参考资料

附录Ⅱ 术语缩写对照

附录Ⅲ 简要提示

潘桂忠，1959年毕业于南京大学物理系半导体物理专业，高级工程师，贝岭微电子公司原技术工程部经理，从事LSI/VLSI设计、生产以及工艺技术研究长达50年。

先后负责启动并运转三个厂家（航天韶771所、香港华科、上海贝岭）引进的LSI生产线，并实现了大批量生产；研製并开发了各种工艺技术；研製并生产了各种LSI/VLSI，其中上海贝岭LSI大批量生产成功后，邓小平等国家领导人曾来厂参观。“航天部专用MOSIC的设计和製造”获航天部三等功；“S1240电话交换机专用LSI製造、生产和国产化”（国家引进重点项目）分别获上海市优秀新产品成果一等奖、科学技术进步奖和国家科技进步三等奖。参与《超纯硅的製备和分析》与《世界IC发展趋势》的编译和《实用IC工艺手册》的编着，发表论文30余篇。