CMOS数字积体电路设计

书号 52933

ISBN 978-7-111-52933-0

作者 (美)查尔斯.霍金斯（Charles Hawkins）等

印次 1-1

开本 16

字数 252千字

定价 69.0

所属丛书 国外电子与电气工程技术丛书

装订 平

出版日期 2016-04-15

本书重点介绍CMOS数字电子电路，读者不必具有模拟电子电路的先验知识。书中融合了作者在学术界及工业界的经验，并提供大量例题，使读者更好地将书中内容与工程实践结合。<br /><br />半导体材料、二极体的物理性质和可视化模型；<br />nMOS与pMOS场效应电晶体的电路分析；<br />与积体电路设计密切联繫的金属互连线的电学特性；<br />CMOS反相器的电学特性、数值计算和功耗特性；<br />CMOS“与非”门、“或非”门及传输门的电学特性、电路调试与工程测试；<br />从布尔表达式到CMOS电晶体电路和多米诺电路的转换；<br />时序电路信号的精确设计与部署，以及系统时序参数与约束；<br />SRAM的设计、SRAM单元的电晶体尺寸调整；<br />CMOS版图的绘製步骤，以及最终形成晶片所需要的一系列有序的製造技术。

查尔斯·霍金斯（Charles Hawkins）?现任美国新墨西哥大学教授，电机系主任。他具有30年数字和模拟电子技术教学经验以及晶片行业25年培训经验。他分别在美国Sandia国家实验室、Intel、AMD、 Qualcomm、Philips公司完成实地研究项目。他是关于CMOS电子和电路分析的3本书籍的合着者。<br />佐米·塞古拉（Jaume Segura）?西班牙巴利阿里群岛大学物理系教授。他负责讲授研究生的VLSI设计及微电子测试工程课程，以及本科生的数字和模拟电子、微处理器及逻辑设计课程。他在Intel、Airbus、Philips 公司进行过大量研究和谘询工作，并且是关于CMOS电子的两本书籍的合着者。<br />雷曼·扎克斯哈（Payman Zarkesh-Ha）?美国新墨西哥大学ECE系的教授，他负责讲授本科生和研究生的VLSI、数字和模拟电子等课程。他曾在LSI Logic公司工作5年，期间为下一代ASIC开发了互连结构设计。他发表了60多篇论文，拥有12项专利。他的研究兴趣包括纳电子器件和系统统计建模、可製造性设计及低功耗高性能的VLSI设计。

译者序

序

前言

第1章　基本逻辑门和电路原理1

1.1　逻辑门和布尔代数1

1.2　布尔和逻辑门化简3

1.3　时序电路4

1.4　电压和电流定律6

1.4.1　连线埠电阻的观察法分析6

1.4.2　基尔霍夫电压定律与观察法分析7

1.4.3　基尔霍夫电流定律与观察法分析9

1.4.4　基于观察法的分压器和分流器混合分析10

1.5　电阻的功率消耗11

1.6　电容13

1.6.1　电容器能量与功率14

1.6.2　电容分压器15

1.7　电感16

1.8　二极体非线性电路分析16

1.9　关于功率19

1.10　小结20

习题20

第2章　半导体物理24

2.1　材料基础24

2.1.1　金属、绝缘体和半导体24

2.1.2　半导体中的载流子电子与空穴25

2.1.3　确定载流子浓度26

2.2　本徵半导体和非本徵半导体27

2.2.1　n型半导体28

2.2.2　p型半导体29

2.2.3　n型与p型掺杂半导体中的载流子浓度30

2.3　半导体中的载流子输运30

2.3.1　漂移电流31

2.3.2　扩散电流32

2.4　pn结34

2.5　pn结的偏置35

2.5.1　pn结正偏压36

2.5.2　pn结反偏压36

2.6　二极体结电容37

2.7　小结38

参考文献38

习题38

第3章　MOSFET40

3.1　工作原理40

3.1.1　作为数字开关的MOSFET40

3.1.2　MOSFET的物理结构41

3.1.3　MOS电晶体工作原理一种描述性方法42

3.2　MOSFET输入特性44

3.3　nMOS电晶体的输出特性与电路分析44

3.4　pMOS电晶体的输出特性与电路分析49

3.5　含有源极和漏极电阻的MOSFET53

3.6　MOS电晶体的阈值电压54

3.7　小结55

参考文献56

习题56

第4章　金属互连线性质60

4.1　金属互连线电阻60

4.1.1　电阻和热效应62

4.1.2　薄膜电阻63

4.1.3　通孔电阻64

4.2　电容67

4.2.1　平行板模型67

4.2.2　电容功率68

4.3　电感69

4.3.1　电感电压69

4.3.2　导线电感70

4.3.3　电感功率70

4.4　互连线RC模型71

4.4.1　短线的电容模型71

4.4.2　长线的电阻电容模型72

4.5　小结74

参考文献74

习题74

第5章　CMOS反相器77

5.1　CMOS反相器概述77

5.2　电压转移曲线78

5.3　噪声容限79

5.4　对称电压转移曲线81

5.5　电流转移曲线82

5.6　VTC图形分析83

5.6.1　静态电压转移曲线83

5.6.2　动态电压转移曲线85

5.7　反相器翻转速度模型86

5.8　CMOS反相器功耗88

5.8.1　瞬态功耗88

5.8.2　短路功耗89

5.8.3　静态泄漏功耗91

5.9　功耗与电源电压调整91

5.10　调整反相器缓冲器尺寸以驱动大负载92

5.11　小结94

参考文献94

习题94

第6章　CMOS“与非”门、“或非”门和传输门97

6.1　“与非”门97

6.1.1　电路行为98

6.1.2　“与非”门的非控制逻辑状态98

6.2　“与非”门电晶体尺寸调整100

6.3　“或非”门102

6.3.1　电路行为102

6.3.2　“或非”门的非控制逻辑状态102

6.4　“或非”门电晶体尺寸调整105

6.5　通过门与CMOS传输门108

6.5.1　通过门108

6.5.2　CMOS传输门109

6.5.3　三态逻辑门110

6.6　小结110

习题111

第7章　CMOS电路设计风格115

7.1　布尔代数到电晶体电路图的转换115

7.2　德摩根电路的综合118

7.3　动态CMOS逻辑门120

7.3.1　动态CMOS逻辑门的特性120

7.3.2　动态电路中的电荷共享121

7.4　多米诺CMOS逻辑门123

7.5　NORA CMOS逻辑门125

7.6　通过电晶体逻辑门125

7.7　CMOS传输门逻辑设计127

7.8　功耗及活跃係数128

7.9　小结132

参考文献132

习题132

第8章　时序逻辑门设计与时序137

8.1　CMOS锁存器138

8.1.1　时钟控制的锁存器138

8.1.2　门控锁存器139

8.2　边沿触发的存储元件140

8.2.1　D触发器140

8.2.2　时钟的逻辑状态141

8.2.3　一种三态D触发器设计141

8.3　边沿触发器的时序规则142

8.3.1　时序测量143

8.3.2　违反时序规则的影响144

8.4　D触发器在积体电路中的套用145

8.5　带延时元件的tsu和thold145

8.6　包含置位和复位的边沿触发器147

8.7　时钟生成电路148

8.8　金属互连线寄生效应151

8.9　时钟漂移和抖动151

8.10　晶片设计中的整体系统时序152

8.10.1　时钟周期约束152

8.10.2　时钟周期约束与漂移153

8.10.3　保持时间约束153

8.10.4　考虑漂移和抖动的时钟周期约束154

8.11　时序与环境噪声156

8.12　小结157

参考文献157

习题158

第9章　IC存储器电路163

9.1　存储器电路结构164

9.2　存储器单元165

9.3　存储器解码器166

9.3.1　行解码器166

9.3.2　列解码器167

9.4　读操作168

9.5　读操作的电晶体宽长比调整169

9.6　存储器写操作170

9.6.1　单元写操作170

9.6.2　锁存器转移曲线170

9.7　写操作的电晶体宽长比调整171

9.8　列写电路173

9.9　读操作与灵敏放大器174

9.10　动态存储器177

9.10.1　3电晶体DRAM单元177

9.10.2　1电晶体DRAM单元178

9.11　小结179

参考文献179

习题179

第10章　PLA、CPLD与FPGA181

10.1　一种简单的可程式电路——PLA181

10.1.1　可程式逻辑门182

10.1.2　“与”/“或”门阵列183

10.2　下一步实现时序电路——CPLD184

10.2.1　引入时序模组——CPLD184

10.2.2　更先进的CPLD186

10.3　先进的可程式逻辑电路——FPGA190

10.3.1　Actel ACT FPGA191

10.3.2　Xilinx Spartan FPGA192

10.3.3　Altera Cyclone Ⅲ FPGA194

10.3.4　如今的FPGA196

10.3.5　利用FPGA工作——设计工具196

10.4　理解编程写入技术196

10.4.1　反熔丝技术196

10.4.2　EEPROM技术198

10.4.3　静态RAM开关技术199

参考文献199

第11章　CMOS电路版图200

11.1　版图和设计规则200

11.2　版图设计方法布尔方程、电晶体原理图和棒图201

11.3　利用PowerPoint进行电路版图布局202

11.4　设计规则和最小间距203

11.5　CMOS反相器的版图布局204

11.5.1　pMOS电晶体的版图204

11.5.2　重温pMOS电晶体版图的设计规则205

11.5.3　nMOS电晶体版图205

11.5.4　将电晶体合併到共同的多晶硅栅下206

11.6　根据设计规则最小间距绘製完整的CMOS反相器207

11.7　多输入逻辑门的版图207

11.8　合併逻辑门标準单元版图209

11.9　更多关于版图的内容210

11.10　版图CAD工具211

11.11　小结211

第12章　晶片是如何製作的212

12.1　积体电路製造概览212

12.2　硅晶圆片的製备213

12.3　生产线的前端和后端213

12.4　生产线前端工艺技术214

12.4.1　硅的氧化214

12.4.2　光刻214

12.4.3　蚀刻216

12.4.4　沉积和离子注入216

12.5　清洁和安全性操作217

12.6　电晶体的製造218

12.7　生产线后端工艺技术218

12.7.1　溅射工艺219

12.7.2　双金属镶嵌法（大马士革工艺）219

12.7.3　层间电介质及最终钝化220

12.8　CMOS反相器的製造220

12.8.1　前端工艺操作220

12.8.2　后端工艺操作221

12.9　晶片封装221

12.10　积体电路测试222

12.11　小结222

参考文献222

章末偶数编号习题参考答案223

索引228