JTAG(Joint Test Action Group；联合测试工作组)是一种国际标準测试协定（IEEE 1149.1兼容），主要用于晶片内部测试。现在多数的高级器件都支持JTAG协定，如DSP、FPGA器件等。标準的JTAG接口是4线TMS、TCK、TDI、TDO，分别为模式选择、时钟、数据输入和数据输出线。
基本介绍
- 中文名JTAG接口
- 外文名Joint Test Action Group
- 用途晶片内部测试
- 接口TMS、TCK、TDI、TDO
接口
JTAG最初是用来对晶片进行测试的，JTAG的基本原理是在器件内部定义一个TAP（Test Access Port；测试访问口）通过专用的JTAG测试工具对内部节点进行测试。JTAG测试允许多个器件通过JTAG接口串联在一起，形成一个JTAG链，能实现对各个器件分别测试。如今，JTAG接口还常用于实现ISP（In-System Programmer，在系统编程），对FLASH等器件进行编程。
JTAG编程方式是线上编程，传统生产流程中先对晶片进行预编程然后再装到板上，简化的流程为先固定器件到电路板上，再用JTAG编程，从而大大加快工程进度。JTAG接口可对DSP晶片内部的所有部件进行编程。
JTAG引脚定义
具有JTAG口的晶片都有如下JTAG引脚定义
TCK——测试时钟输入；
TDI——测试数据输入，数据通过TDI输入JTAG口；
TDO——测试数据输出，数据通过TDO从JTAG口输出；
TMS——测试模式选择，TMS用来设定JTAG口处于某种特定的测试模式。
可选引脚TRST——测试复位，输入引脚，低电平有效。
含有JTAG口的晶片种类较多，如CPU、DSP、CPLD等。
JTAG内部有一个状态机，称为TAP控制器。TAP控制器的状态机通过TCK和TMS进行状态的改变，实现数据和指令的输入。
JTAG晶片的边界扫描暂存器
JTAG标準定义了一个串列的移位暂存器。暂存器的每一个单元分配给IC晶片的相应引脚，每一个独立的单元称为BSC（Boundary-Scan Cell）边界扫描单元。这个串联的BSC在IC内部构成JTAG迴路，所有的BSR（Boundary-Scan Register）边界扫描暂存器通过JTAG测试激活，平时这些引脚保持正常的IC功能。
JTAG线上写Flash的硬体电路设计
JTAG线上写Flash的硬体电路设计和与PC的连线方式
以含JTAG接口的StrongARM SA1110为例，Flash为Intel 28F128J32 16MB容量。SA1110的JTAG的TCK、TDI、TMS、TDO分别接PC并口的2、3、4、11线上，通过程式将对JTAG口的控制指令和目标代码从PC的并口写入JTAG的BSR中。在设计PCB时，必须将SA1110的数据线和地址线及控制线与Flash的地线、数据线和控制线相连。因SA1110的数据线、地址线及控制线的引脚上都有其相应BSC，只要用JTAG指令将数据、地址及控制信号送到其BSC中，就可通过BSC对应的引脚将信号送给Flash，实现对Flash的操作。JTAG的系统板设计和连线关係如图3所示。
使用TAP状态机的指令实行对Flash的操作
通过TCK、TMS的设定，可将JTAG设定为接收指令或数据状态。JTAG常用指令如下
SAMPLE/PRELOAD——用此指令採样BSC内容或将数据写入BSC单元；
EXTEST——当执行此指令时，BSC的内容通过引脚送到其连线的相应晶片的引脚，我们就是通过这种指令实现线上写Flash的；
BYPASS——此指令将一个一位暂存器置于BSC的移位迴路中，即仅有一个一位暂存器处于TDI和TDO之间。
在PCB电路设计好后，即可用程式先将对JTAG的控制指令，通过TDI送入JTAG控制器的指令暂存器中。再通过TDI将要写的Flash的地址、数据及控制线信号写入BSR中，并将数据锁存到BSC中，用EXTEST指令通过BSC将写入Flash。
软体编程
线上写Flash的程式用Turbo C编写。程式使用PC的并行口，将程式通过含有JTAG的晶片写入Flash晶片。程式先对PC的并口初始化，对JTAG口复位和测试，并读Flash，判断是否加锁。如加锁，必须先解锁，方可进行操作。写Flash之前，必须对其先擦除。将JTAG晶片设定在EXTEST模式，通过PC的并口，将目标档案通过JTAG写入Flash，并在烧写完成后进行校验。程式主流程如图4所示。
通过JTAG的读晶片ID子程式如下
voidid_command(void){putp(1,0,IP);//Run-Test/Idle;使JTAG复位putp(1,0,IP);//Run-Test/Idleputp(1,0,IP);//Run-Test/Idleputp(1,0,IP);//Run-Test/Idleputp(1,1,IP);putp(1,1,IP);//选择指令暂存器putp(1,0,IP);//捕获指令暂存器putp(1,0,IP);//移位指令暂存器putp(0,0,IP);//SA1110JTAG口指令长度5位，IDCODE为01100putp(1,0,IP);putp(1,0,IP);putp(0,0,IP);putp(0,0,IP);putp(0,1,IP);//退出指令暂存器putp(1,1,IP);//更新指令暂存器，执行指令暂存器中的指令putp(1,0,IP)；//Run-Test/Idleputp(1,0,IP);//Run-Test/Idleputp(1,0,IP);//Run-Test/Idleputp(1,1,IP);putp(1,0,IP);if(check_id(SA1110ID))error_out("failedtoreaddeviceIDfortheSA-1110");putp(1,1,IP);//退出数据暂存器putp(1,1,IP);//更新数据暂存器putp(1,0,IP);//Run-Test/Idle,使JTAG复位putp(1,0,IP);//Run-Test/Idleputp(1,0,IP);//Run-Test/Idle}电路设计和编程中的注意事项
①Flash晶片的WE、CE、OE等控制线必须与SA1110的BSR相连。只有这样，才能通过BSR控制Flash的相应引脚。
②JTAG口与PC并口的连线线要儘量短，原则上不大于15cm。
③Flash在擦写和编程时所需的工作电流较大，在选用系统的供电晶片时，必须加以考虑。
④为提高对Flash的编程速度，儘量使TCK不低于6MHz，可编写烧写Flash程式时实现。
说明
通常所说的JTAG大致分两类，一类用于测试晶片的电气特性，检测晶片是否有问题；一类用于Debug，一般支持JTAG的CPU内都包含了这两个模组。
一个含有JTAG Debug接口模组的CPU，只要时钟正常，就可以通过JTAG接口访问CPU的内部暂存器和挂在CPU汇流排上的设备，如FLASH，RAM，SOC（比如4510B，44Box，AT91M系列）内置模组的暂存器，像UART，Timers，GPIO等等的暂存器。
上面说的只是JTAG接口所具备的能力，要使用这些功能，还需要软体的配合，具体实现的功能则由具体的软体决定。
例如下载程式到RAM功能。了解SOC的都知道，要使用外接的RAM，需要参照SOC DataSheet的暂存器说明，设定RAM的基地址，汇流排宽度，访问速度等等。有的SOC则还需要Remap，才能正常工作。运行Firmware时，这些设定由Firmware的初始化程式完成。但如果使用JTAG接口，相关的暂存器可能还处在上电值，甚至是错误值，RAM不能正常工作，所以下载必然要失败。要正常使用，先要想办法设定RAM。在ADW中，可以在Console视窗通过Let 命令设定，在AXD中可以在Console视窗通过Set命令设定。
定义
JTAG(Joint Test Action Group ，联合测试行动小组 ) 是一种国际标準测试协定，主要用于晶片内部测试及对系统进行仿真、调试， JTAG 技术是一种嵌入式调试技术，它在晶片内部封装了专门的测试电路 TAP （ Test Access Port ，测试访问口），通过专用的 JTAG 测试工具对内部节点进行测试。
如今大多数比较複杂的器件都支持 JTAG 协定，如 ARM 、 DSP 、 FPGA 器件等。标準的 JTAG 接口是 4 线 TMS 、 TCK 、 TDI 、 TDO ，分别为测试模式选择、测试时钟、测试数据输入和测试数据输出。如今 JTAG 接口的连线有两种标準，即 14 针接口和 20 针接口，其定义分别如下所示。
14针
1 、 13 VCC 接电源
2 、 4 、 6 、 8 、 10 、 14 GND 接地
3 nTRST 测试系统复位信号
5 TDI 测试数据串列输入
7 TMS 测试模式选择
9 TCK 测试时钟
11 TDO 测试数据串列输出
12 NC 未连线
20针
1 VTref 目标板参考电压，接电源
2 VCC 接电源
3 nTRST 测试系统复位信号
4、6、8、10、12、14、16、18、20 GND 接地
5 TDI 测试数据串列输入
7 TMS 测试模式选择
9 TCK 测试时钟
11 RTCK 测试时钟返回信号
13 TDO 测试数据串列输出
15 nRESET 目标系统复位信号
17 、 19 NC 未连线
10针
仿真器连线埠 AVR连线埠 备注
1. TCK TCK
2. NC NC
3. TDO TDO
4. Vtref VCC
5. TMS TMS
6. nSRST RESET
7. NC / Vsupply NC / VCC JTAG ICE仿真器VCC；JTAG ICE mkII仿真器NC
8. nTRST NC ATMEL尚且保留该连线埠，如今暂不使用它，未来可能会使用
9. TDI TDI
10.GND GND